时序逻辑电路的清零端有效，则电路为清 0 状态。 ( )

好的，我们来分析一下这道判断题。 ### 题目： 时序逻辑电路的清零端有效，则电路为清 0 状态。 ( ) ### 答案： 正确 ### 解析： 1. **时序逻辑电路**：时序逻辑电路是一种数字电路，其输出不仅取决于当前输入，还取决于电路的先前状态。常见的时序逻辑电路有触发器（如D触发器、JK触发器）和计数器等。 2. **清零端**：清零端（通常标记为CLR或RST）是时序逻辑电路中的一个特殊输入端。当这个端口接收到有效的清零信号时，电路会被强制进入一个预定义的初始状态，通常是所有输出都为0的状态。 3. **清零端有效**：当清零端接收到有效的清零信号时，意味着电路将被重置到初始状态。对于大多数时序逻辑电路来说，这个初始状态就是所有输出都为0的状态。 ### 示例： 假设我们有一个4位二进制计数器，它的输出可以表示从0000到1111的二进制数。这个计数器有一个清零端CLR。当CLR端接收到一个高电平（假设高电平为有效信号），计数器会立即被重置，输出变为0000。 - **正常工作时**：计数器按顺序从0000递增到1111。 - **清零端有效时**：无论计数器当前处于哪个状态，只要CLR端接收到高电平，计数器的输出会立即变为0000。 ### 为什么选“正确”： 根据上述分析，当清零端有效时，时序逻辑电路确实会被重置到所有输出为0的状态。因此，题目中的陈述是正确的。