20.关于电容耦合电路理解正确的有( )。

70、时序逻辑电路的计数器按与时钟脉冲关系可分为( )。

69、JK触发器，当JK为( )时，触发器处于置0状态。

68、JK触发器，当JK为( )时，触发器处于保持状态。

67、可控RS触发器，易在CP=1期间出现( )现象。

66、由与非门组成的可控RS触发器，当RS为( )时，触发器处于不定状态。

65、由或非门组成的基本RS触发器，当RS为( )时，触发器处于不定状态。

64、集成与非门的多余引脚( )时，与非门被封锁。

63、集成译码器74LS47可点亮( )显示器。

62、集成显示译码器是按( )来显示的。

61、时序逻辑电路的清零端有效，则电路为( )状态。