A、 I、II
B、 II、III
C、 I、III
D、 仅有 II
答案：D
解析：【答案解析】说法 I 是错误的，在一个有向图的拓扑序列中，若顶点 a 在顶点 b 之前，只能说明顶点 a 到顶点 b 有一条路径。说法 III 是错误的，AOE 网中可能有不止一条关键路径，它们的路径长度相同。说法 II 是正确的。任意 n 个顶点的有向无环图都可以得到一个拓扑序列。设拓扑序列为 v0,v1,…,vn-1，证明此时的邻接矩阵 A 为上三角矩阵，可用反证法证明。假设此时的邻接矩阵不是上三角矩阵，那么，存在下标 i 和 j（i>j），使得 A[i][j]不等于 0，即图中存在从 vi 到 vj 的一条有向边。由拓扑序列的定义可知，在任意拓扑序列中，vi 的位置一定在 vj 之前，而上述拓扑序列 v0,v1,…,vn-1 中，由于 i>j，即 vi 的位置在 vj 之后，导致矛盾。因此说法 II 是正确的。
A、 I、II
B、 II、III
C、 I、III
D、 仅有 II
答案：D
解析：【答案解析】说法 I 是错误的，在一个有向图的拓扑序列中，若顶点 a 在顶点 b 之前，只能说明顶点 a 到顶点 b 有一条路径。说法 III 是错误的，AOE 网中可能有不止一条关键路径，它们的路径长度相同。说法 II 是正确的。任意 n 个顶点的有向无环图都可以得到一个拓扑序列。设拓扑序列为 v0,v1,…,vn-1，证明此时的邻接矩阵 A 为上三角矩阵，可用反证法证明。假设此时的邻接矩阵不是上三角矩阵，那么，存在下标 i 和 j（i>j），使得 A[i][j]不等于 0，即图中存在从 vi 到 vj 的一条有向边。由拓扑序列的定义可知，在任意拓扑序列中，vi 的位置一定在 vj 之前，而上述拓扑序列 v0,v1,…,vn-1 中，由于 i>j，即 vi 的位置在 vj 之后，导致矛盾。因此说法 II 是正确的。
A. SRAM
B. SDRAM
C. ROM
D. FLASH
A. 正确
B. 错误
A. 状态端口和控制端口可以合用同一个寄存器
B. I/O接口中CPU可访问的寄存器称为I/O端口
C. 采用独立编址方式时,I/O端口地址和主存地址可能相同
D. 采用统一编址方式时,CPU不能用访存指令访问I/O端口
A. 仅Ⅰ
B. 仅Ⅱ
C. 仅Ⅲ
D. 仅Ⅰ、Ⅱ
A. 01H
B. 23H
C. 45H
D. 67H
解析：【答案解析】小端方案是将最低有效字节存储在最小地址位置。在数 01234567H 中,最低有效字节为 67H。【归纳总结】一个多字节的数据在按字节编址的主存中通常由两种排序方案———大端次序 和小端次序。大端次序方案将最高有效字节存储在最小地址位置,小端次序方案将最低有效 字节存储在最小地址位置。
A. 虚拟存储只能基于连续分配技术
B. 虚拟存储只能基于非连续分配技术
C. 虚拟存储容量只受外存容量的限制
D. 虚拟存储容量只受内存容量的限制
A. 1500 μs、1000μs
B. 1550μs、1 100μs
C. 1550μs、1550μs
D. 2000μs、2000μs
A. 银行家算法可以预防死锁
B. 当系统处于安全状态时,系统中一定无死锁进程
C. 当系统处于不安全状态时,系统中一定会出现死锁进程
D. 银行家算法破坏了死锁必要条件中的“请求和保持”条件
下列选项中,需要互斥执行的操作是
A. a=1与a=2
B. a=x与b=x
C. x+=1与x+=2
D. x+=1与x+=3
A. 索引结点的总数
B. 间接地址索引的级数
C. 地址项的个数
D. 文件块大小
