21.下列关于总线设计的叙述中,错误的是

19.某同步总线的时钟频率为100 MHz,宽度为32位,地址/数据线复用,每传输一个地址或数据占用一个时钟周期。若该总线支持突发(猝发)传输方式,则一次“主存写”总线事务传输128位数据所需要的时间至少是

18.某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含7、3、12、5和6个微命令,则操作控制字段至少有

17.假设某计算机按字编址,Cache有4个行,Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空,采用2路组相联映射方式和LRU替换算法,当访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时,命中Cache的次数是

16.下列关于闪存(Flash Memory)的叙述中，错误..的是

15.某计算机存储器按字节编址,采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位,并且数据按边界对齐存储。某C语言程序段如下:若record变量的首地址为0xC008,则地址0xC008中内容及record.c的地址分别为

14.float类型(即IEEE 754单精度浮点数格式)能表示的最大正整数是

13.假定编译器规定int和short类型长度分别为32位和16位,执行下列C语言语句:

12.假定基准程序A在某计算机上的运行时间为100秒,其中90秒为CPU时间,其余为I/O时间。若CPU速度提高50%,I/O速度不变,则运行基准程序A所耗费的时间是

11.对同一待排序列分别进行折半插入排序和直接插入排序,两者之间可能的不同之处是

10.排序过程中,对尚未确定最终位置的所有元素进行一遍处理称为一趟排序。下列排序方法中,每一趟排序结束时都至少能够确定一个元素最终位置的方法是Ⅰ.简单选择排序 Ⅱ.希尔排序 Ⅲ.快速排序Ⅳ.堆排序 Ⅴ.二路归并排序