一般要求放大电路的

集成译码器 74LS48 可点亮 ( )显示器。

集成译码器 74LS42 是( )译码器。

当 74 LS94 的 Q0 经非门的输出与 SL相连时，电路实现的功能为( )。

当 74 LS94 的控制信号为 11 时，该集成移位寄存器处于( )状态

时序逻辑电路的波形图是( )。

组合逻辑电路的译码器功能有( )。

组合逻辑电路常采用的分析方法有( )。

时序逻辑电路的清零端有效，则电路为( )状态。

集成运放电路（ ），会损坏运放

集成运放电路引脚如插反，会( )，会损坏运放。