在放大电路中，静态工作点过低，会引起

当集成译码器 74LS138 的 3 个使能端都满足要求时，其输出端为( )有效

时序逻辑电路的输出端取数如有问题会产生( )。

由与非门组成的基本 RS 触发器，当 RS 为( )时，触发器处于不定状态。

集成译码器的( )状态不对时，译码器无法工作。

集成计数器 74LS192 是( )计数器

集成译码器 74LS138 的 3 个使能端，只要有一个不满足要求，其八个输出为( )。

时序逻辑电路的分析方法有( )

一片集成二—十进制计数器 74L160 可构成( )进制计数器。

集成二--十进制计数器 74LS90 是( )计数器

集成译码器 74LS48 可点亮 ( )显示器。