按下复合按钮，其常开触头和常闭触头同时动作。

时序逻辑电路的计数器计数模与规定值不符时， 要检查清零端是
同步还是异步清零。

JK 触发器是在 CP 脉冲下降沿进行状态翻转的触发器。

组合逻辑电路不能工作时，首先应检查其使能端的状态对不对。

集成二--十进制计数器可通过显示译码器将计数结果显示出来。

LS 及相应门电路可实现加法器的功能。

集成移位寄存器可实现顺序脉冲产生器功能。

时序逻辑电路常用于计数器及存储器电路。

组合逻辑电路的常用器件有加法器计数器编码器等。

组合逻辑电路由门电路组成。

为了避免数码寄存器的结果出现错误，要在寄存数码前先清零。